PQSC 可編程量子系統(tǒng)控制器

返回列表頁(yè)

參考價(jià)

面議

具體成交價(jià)以合同協(xié)議為準(zhǔn)

產(chǎn)品型號(hào)

品牌

廠(chǎng)商性質(zhì)其他

所在地北京市

在線(xiàn)詢(xún)價(jià) 收藏產(chǎn)品查看聯(lián)系電話(huà)

聯(lián)系方式：查看聯(lián)系方式

更新時(shí)間：2024-05-27 09:47:21瀏覽次數(shù)：249次

聯(lián)系我時(shí)，請(qǐng)告知來(lái)自智慧城市網(wǎng)

產(chǎn)品分類(lèi) 品牌分類(lèi)

  電子測(cè)量

UHFLI 600MHz 超高頻鎖相放大器

阻抗測(cè)試儀

量子計(jì)算控制系統(tǒng)

任意波形發(fā)生器

Femto低噪音電纜系列CAB-LN1

GHZ放大器

激光器

BOXCAR 信號(hào)平均器

鎖相環(huán)

鎖相放大器

PID反饋控制器

電流放大器

光電探測(cè)器

光子計(jì)數(shù)器

電壓放大器

功率放大器

精密電源

單光子探測(cè)器

全部產(chǎn)品列表

暫無(wú)信息

北京燕京電子有限公司

經(jīng)營(yíng)模式：其他

商鋪產(chǎn)品：185條

所在地區(qū)：北京北京市

詢(xún)價(jià) 給他留言

產(chǎn)品簡(jiǎn)介

PQSC可編程量子系統(tǒng)控制器簡(jiǎn)介ZurichInstruments的可編程量子系統(tǒng)控制器PQSC，是一款用于操控所有QCCS儀器以實(shí)現(xiàn)多量子比特(多達(dá)100個(gè))量子計(jì)算的控制器

詳細(xì)介紹

PQSC 可編程量子系統(tǒng)控制器

簡(jiǎn)介

Zurich Instruments 的可編程量子系統(tǒng)控制器 PQSC，是一款用于操控所有 QCCS 儀器以實(shí)現(xiàn)多量子比特 (多達(dá) 100 個(gè)) 量子計(jì)算的控制器。PQSC 提供的 ZSync 低延遲實(shí)時(shí)通信鏈，專(zhuān)為量子計(jì)算設(shè)計(jì)：PQSC突破了傳統(tǒng)控制方式的局限，使快速自動(dòng)化量子比特校準(zhǔn)的常規(guī)化成為現(xiàn)實(shí)。PQSC 的 FPGA 型號(hào)是功能強(qiáng)大的 Xilinx UltraScale+。直接對(duì) FPGA 進(jìn)行編程配置，并通過(guò)開(kāi)發(fā)經(jīng)過(guò)優(yōu)化的新信號(hào)處理方案，可以實(shí)現(xiàn)更為復(fù)雜的功能，例如在特定的量子算法和量子計(jì)算機(jī)架構(gòu)中進(jìn)行快速啟動(dòng)和糾錯(cuò)等。

PQSC 擁有 18 個(gè) ZSync 接口，用于連接 Zurich Instruments 的 SHFSG 或 HDAWG, 和 SHFQA，分別用于量子比特的控制和讀取。UHFQA 可以通過(guò) 32 位 DIO 接口與 HDAWG 通信，進(jìn)而通過(guò) HDAWG 連接到 PQSC。可擴(kuò)展的架構(gòu)可用于實(shí)現(xiàn)超過(guò) 100 個(gè) AWG 通道的精準(zhǔn)同步，并提供狀態(tài)監(jiān)控，確保量子比特操控的質(zhì)量和可靠性。ZSync 鏈路可同步所有儀器并將整個(gè)系統(tǒng)時(shí)鐘控制在亞納秒量級(jí)。ZSync 接口提供了一個(gè)雙向的數(shù)據(jù)傳遞接口，可將量子比特讀取結(jié)果送至 PQSC 做集中處理，也可發(fā)出觸發(fā)信號(hào)控制下位儀器做出同步響應(yīng)。ZSync 鏈路具有嚴(yán)格的實(shí)時(shí)信號(hào)特性：所有數(shù)據(jù)傳輸?shù)臅r(shí)間精度可準(zhǔn)確到一個(gè)時(shí)鐘周期，因而可以實(shí)現(xiàn)實(shí)驗(yàn)中的快速調(diào)試、故障解析和糾錯(cuò)。LabOne 控制軟件為用戶(hù)提供控制所有儀器的高級(jí)界面，并支持多種 API，如 Python、LabVIEW™、C、MATLAB®、及 .NET。

主要特點(diǎn)

可操控多達(dá) 100 個(gè)量子比特
可同步多達(dá) 18 臺(tái) HDAWG, 即 144 個(gè)模擬輸出通道
通信延時(shí) < 100 ns
用戶(hù)可編程 FPGA Xilinx® UltraScale+ XCZU15EG-2I
LabOne® 控制軟件和各種應(yīng)用開(kāi)發(fā)接口 (API)，包括Python、C、MATLAB®、LabVIEW™，以及 .NET

應(yīng)用

量子計(jì)算
量子模擬: 中性原子阱
量子糾錯(cuò)
量子比特主動(dòng)復(fù)位

規(guī)格：

FPGA

型號(hào)	Xilinx® UltraScale+™? XCZU15EG-2I
系統(tǒng)邏輯單元	747 k
可配置邏輯模塊-觸發(fā)器 (CLB flip-flops)	682 k
可配置邏輯模塊-查找表 (CLB LUTs)	341 k
數(shù)字信號(hào)處理片段數(shù)	3528
塊存儲(chǔ)器 (Block RAM)	26.2 Mb
UltraRAM	31.5 Mb

處理器和內(nèi)存

應(yīng)用處理器	Quad ARM® Cortex TM-A53 可至 1,333 MHz
實(shí)時(shí)處理器	Dual ARM® Cortex TM-R5 可至 533 MHz
SDRAM	4 GB DDR4 (包含 ECC)

時(shí)鐘

輸入頻率	自動(dòng)檢測(cè) 10 MHz / 100 MHz
輸入耦合	50 Ω, SMA 接口
輸出頻率	可切換 10 MHz / 100 MHz
輸出幅度	> 1 Vpp，阻抗 50 Ω

接口和其他

主機(jī)連接接口	LAN / Ethernet, 1 Gbit/s USB 3.0 JTAG 經(jīng) USB 2.0 接 Xilinx® ChipScope™?
設(shè)備連接接口	18 個(gè) ZSync 接口
ZSync 通信帶寬	下載 200 MB/s 上傳 100 MB/s
ZSync 通信延時(shí)	< 100 ns
觸發(fā)	2 個(gè)觸發(fā)輸入，2 個(gè)觸發(fā)輸出， 3.3 V TTL， SMA 接口
數(shù)字 I/O	32 位, 3.3 V TTL, 通用

以上信息由企業(yè)自行提供，信息內(nèi)容的真實(shí)性、準(zhǔn)確性和合法性由相關(guān)企業(yè)負(fù)責(zé)，智慧城市網(wǎng)對(duì)此不承擔(dān)任何保證責(zé)任。溫馨提示：為規(guī)避購(gòu)買(mǎi)風(fēng)險(xiǎn)，建議您在購(gòu)買(mǎi)產(chǎn)品前務(wù)必確認(rèn)供應(yīng)商資質(zhì)及產(chǎn)品質(zhì)量。