資料簡介
一、引言
目前視頻監控廣泛應用于安防監控、工業監控和交通監控等領域。視頻監控系統大致經歷3個階段：首先是基于模擬信號的電視監控系統，其功能單一、易受干擾且不易擴展；隨后出現基于PC機的圖像監控系統，其終端功能較強，但價格昂貴，穩定性差；近年來，隨著嵌入式技術成熟，嵌入式視頻采集處理系統具有可靠性高、速度快、成本低、體積小、功耗低、環境適應性強等優點。基于嵌入式系統的上述諸多優點，這里提供一種基于DSP的視頻監控系統解決方案。
二、系統硬件設計
1、系統整體硬件結構目前視頻監控廣泛應用于安防監控、工業監控和交通監控等領域。視頻監控系統大致經歷3個階段：首先是基于模擬信號的電視監控系統，其功能單一、易受干擾且不易擴展；隨后出現基于PC機的圖像監控系統，其終端功能較強，但價格昂貴，穩定性差；近年來，隨著嵌入式技術成熟，嵌入式視頻采集處理系統具有可靠性高、速度快、成本低、體積小、功耗低、環境適應性強等優點。基于嵌入式系統的上述諸多優點，這里提供一種基于DSP的視頻監控系統解決方案。整個系統硬件設計由電源、視頻信號處理、FPGA和外圍接口等模塊組成。其中。圖像處理模塊接收CCD圖像傳感器傳送的模擬視頻信號。并把模擬視頻信號模數轉換成數字信號。由DSP處理所轉換的數字信號，再轉換為標準的YUV4∶2∶2格式的數字視頻信號，并將獲得的數字視頻信號送至FPGA模塊，對YUV數字信號進行處理。從而產生標準的SVGA格式，幀頻為60Hz的行、場同步信號。圖1為該系統硬件設計框圖。
2、電源模塊
電源模塊將外部輸入的12V直流電源轉換成系統各模塊所需工作電壓。CCD圖像傳感器所需電壓為15V和-7V，DSP所需電壓為3.3V和5V。FPGA所需電壓為1.2V、2.5V和3.3V。本設計采用MOTOROLA公司的DCDC電源轉換器MC34063A將12V直流電壓轉換成5V直流電壓，選用TeXasIastrument8公司的電源轉換器TPS75003將5V直壓電源轉換成1.2V、2.5V和3.3v直流電壓。而CCD圖像傳感器的工作電壓則由NE555和78L15產生。
3、圖像處理模塊
（1）圖像采集
本設計圖像采集電路將CCD傳感器輸出的模擬視頻信號轉換成離散的模擬視頻信號。再對模擬信號進行相關雙采樣、自動增益控制處理后，傳輸至DSP轉換
為數字信號。具體工作流程：系統上電復位后，DSP（CXD3142）產生控制信號驅動CCD圖像傳感器。把光信號轉換成PAL制式的模擬視頻信號。并把該信號輸入到CXA2096N的引腳DIN和PIN引腳。此時，在引腳SHD和SHP的控制下對輸入信號進行相雙采樣。當SHD信號的下降沿到當SHP信號的下降沿到來時，再采樣PIN引腳的預加電平信號，將這兩路信號送到CXA2096N內部的自動增益控制電路，經差運算后輸出。再對輸出信號進行黑電平箝位、預消隱等處理，然后由CXA2096N的DRVOUT引腳輸出。DSP產生CXA2096N的工作時序。
（2）視頻信號處理（SXD3142R）
本設計采用SONY公司信號處理器件CXD3142作為信號處理器。CXD3142R是于對Ye，Cy，Mg和G補色單片CCD輸出信號進行處理的低功耗、率的信號處理器：具有自動曝光和自動向平衡功能。可同時輸出復合視頻信號和YUV8位數字信號輸出。內部集成9位A/D轉換器同步信號產生電路、外部同步電路和時鐘控制電路。此外，CXD3142R還具有串口通信功能。用戶可在PC機中預先設定好DSP中的寄存器值，通過串口下載到DSP，并對圖像信號進行自動曝光和自動白平衡等處理。
Hl，H2，XVl，XV2，XV3。XV4是CCD圖像傳感器的時序驅動信號，EEPROM用來存儲DSP初始化的寄存器值。DO～D7是YUV數字信號。其具體工作流程：將CCD圖像傳感器采集的模擬信號經CXA2096N進行相關預處理后。相應數字信號經VIN引腳傳給DSP（CXD3142），DSP接收數字信號后，利用其內部AE/AWB檢測電路、同步信號產生電路、外同步電路以及相關算法對其進行相關處理。處理完成后在行（H引腳）、場（V引腳）信號及時鐘信號（PCLK）的控制下將8位數字信號經過D0～D7引腳傳給FPGA模塊進行相關處理。通過引腳SCK、SI、SO、XCS串口通信。通過CSROM、CASI、CSASO、CASCK引腳與外部EEPROM通信，實現DSP相關的初始化。此外。IO引腳輸出經DSP處理過的復合視頻信號，通過相關接口直接在CRT顯示器上顯示圖像處理結果。
（3）FPGA模塊
為了實現實時預處理數字視頻信號數據，增加系統擴展性。該系統設計擴展一片由Xilinx公司生產的基于90am工藝制造的Spartan3E系列FPGA，其型號為XC3S250E-PQ208.4Cm，此FPGA具有較高的性價比，其內有25萬個系統門，5508個邏輯單元（LC），612個可配置邏輯塊（CLB），216Kbit的塊RAM.12個乘法器，158個可用的I/O接口。4個數字時鐘管理單元（DCM）。
DSP與FPGA的通信是由ll根總線完成的。分別是8根數據線，行、場同步信號和數據時鐘總線。因為CXD3142RDSP輸出PAL（逐行倒相）制式的數字視頻信號。FPGA將此PAL制視頻信號轉換成VGA格式。首先將YUV（4∶2∶2）格式信號轉換成RGB（5∶6∶5）格式，然后利用2個SDRAM作為幀緩存，利用場插值算法，完成隔行到逐行的轉換，并將幀率由25Hz提升到60Hz，同時產生SVGA格式、幀頻為60Hz的行、場同步信號。并把被放大的圖像數據經D/A轉換后輸出列VGA接口，VGA顯示器上實時顯示采集的圖像。
4、外圍接口模塊
本設計支持RS-232C串口通信。但該串口通信需把3.3V邏輯電平轉化成RS.232C標準電平。因此采用SP3232E系列器件完成電平轉換。SP3232E可從+3.0~+5.5V的電源電壓產生2Vee的RS-232C電壓電平。該系列適用于+3.3V系統。SP3232E器件的驅動器滿載時典型數據速率為235kb/s。
需要注意的是，由于采用SP3232E器件，其驅動能力有限，該接口電路只適用于近距離傳輸。如果要進行遠距離傳輸。則必須加強信號傳輸能力。
三、系統硬件調試
系統硬件調試應先調試電源模塊。如果系統電源錯誤，器件將損壞；然后調試DSP模塊。DSP上電后，空閑情況下一般不會發熱。若有輕微的發熱情況應立即斷開電源以免損壞DSP器件，其主要原因是把DSP的工作電壓接到DSP的非電壓引腳。DSP的工作電壓正常后。再檢查復位電路、時鐘電路是否正確。如果DSP的時鐘引腳無信號，一般是電路虛焊。如果有信號，但工作頻率達不到系統工作的正常值，則通過調整外部可調電容。如果還達不到要求，則應考慮時鐘信號是否受到低頻信號干擾，就要認真檢查電路板，必要時應修改布線。FPGA模塊的調試與上述方法相同。
四、結論
該系統設計已成功應用于數字視頻展臺項目。目前該產品已投入生產，但圖像質量還有待提高，可能是模擬視頻信號失真和白平衡的值設置不恰當。該設計方案具有較強的靈活性，還可應用于監控、安防等產品開發。
